持续学习与工程实践中

Communication · Embedded · FPGA

你好,我是 JiaYu。
把工程做完,也把过程写清楚。

这里是我的个人主页、技术博客、项目作品集、学习知识库和工具箱。长期记录通信、数字信号处理、嵌入式、FPGA 与计算机技术的学习和实践。

6项目档案
4技术主题
4学习专题
3可用工具

Capabilities

专业方向与技能栈

围绕“信号如何产生、处理、传输并落到真实系统”建立跨硬件、算法和软件的能力结构。

嵌入式系统

  • C / STM32 HAL
  • FreeRTOS
  • UART / I2C / SPI
  • DMA 与中断

FPGA 与数字逻辑

  • Verilog HDL
  • Quartus / ModelSim
  • 时序约束
  • DDS / FFT / 基带链路

通信与信号处理

  • 通信原理
  • 数字信号处理
  • MATLAB 仿真
  • 调制解调与 BER

软件与工程

  • Python / JavaScript
  • MySQL / SQL
  • Linux / Docker
  • Git / 文档交付

Selected Work

代表项目

查看全部项目
FPGA · AD/DA已完成

多功能 DDS 信号发生与测量系统

四种波形、AD/DA 采集、实时统计和数码管显示的一体化 FPGA 工程。

DDSModelSimMATLAB
阅读项目档案
WEB · DATABASE已完成

个人知识库与全文检索应用

使用 Python 和 MySQL 建立可登录、可检索、可备份的本地知识管理系统。

PythonMySQLSearch
阅读项目档案

Writing & Knowledge

最新文章与学习索引

文章解释“为什么”,笔记保存“怎么查”,实验日志记录“哪里出过问题”。

Keep in touch

对项目、技术或合作有想法?

欢迎通过邮件或 GitHub 与我交流,也欢迎对公开项目提出建议。