

Lecture 23: 知识 - 总线

考试大纲

六、总线


- (一)总线
 - 1. 总线的基本概念
 - 2. 总线的组成及性能指标
 - 3. 总线事务和定时
- (二) I/O 接口 (I/O 控制器)
 - 1. I/O 接口的功能和基本结构
 - 2. I/O 端口及其编址
- (三) I/O 方式
 - 1. 程序查询方式
 - 2. 程序中断方式
 - 中断的基本概念;
 - 中断响应过程;
 - 中断处理过程;
 - 多重中断和中断屏蔽的概念;
 - 3. DMA 方式
 - DMA 控制器的组成;
 - DMA 传送过程;

总线的基本概念

总线的基本概念

概念：总线

- 定义：
 - 总线是一组能为**多个部件分时共享的公共信息传送线路**;
- 意义：
 - 早期计算机外部设备少时大多采用分散连接方式，不易实现随时增减外部设备;
 - 为了更好地解决 I/O 设备和主机之间连接的灵活性问题，计算机的结构从分散连接变成总线连接;
- 图示:



• 优点:

- 1. 简化系统结构, 便于系统设计;
- 2. 减少连线数目, 便于布线, 减小体积;
- 3. 便于接口设计, 所有总线设备都采用类似接口;
- 4. 便于系统扩充, 实现模块化;
- 5. 便于设备软件设计;
- 6. 便于故障检测;

概念: 常见总线标准

• 概述:

- 典型的总线标准有 ISA、EISA、VESA、PCI、PCI-Express、PCI-Express×64、AGP、USB、RS-232C

• 内容:

- (1) ISA, Industry Standard Architecture
 - 工业标准体系结构;
 - 最早出现的系统总线, 缺点是传输速率低、CPU 占用率高、占用硬件中断资源;
 - 它属于系统总线、并行总线;
- (2) EISA, Extended Industry Standard Architecture
 - 扩展的 ISA;
 - EISA 支持多个总线主控器和突发传送, EISA 对 ISA 完全兼容;
 - 它属于系统总线、并行总线;
- (3) VESA, Video Electronics Standards Association

- 视频电子标准协会;
- 是一个 32 位的局部总线, 是针对多媒体 PC 要求高速传送活动图像的大量数据而推出的;
- 它属于局部总线、并行总线;
- 局部总线是在 ISA 总线和 CPU 总线之间增加的一级总线或管理层, 这样就可将一些高速外设 (如图形卡、硬盘控制器、网卡等) 从 ISA 总线上卸下, 而通过局部总线直接挂接到 CPU 总线上, 使之能与高速 CPU 总线相匹配;
- (4) PCI, Peripheral Component Interconnect
 - 外部设备互连;
 - 是高性能的 32 位或 64 位总线;
 - 目前常用的 PCI 适配器有显卡、声卡、网卡等。PCI 总线是一个与处理器时钟频率无关的高速外围总线, 支持即插即用;
 - 它属于局部总线、并行总线;
- (5) AGP, Accelerated Graphics Port
 - 加速图形接口;
 - 是一种视频接口标准, 专用于连接主存和图形卡, 用于传输视频和三维图形数据;
 - 它属于局部总线、并行总线;
- (6) PCI-E, PCI-Express
 - 高速串行双通道传输, 其传输速率远高于 PCI 和 AGP, 且支持双向传输模式, 还可以支持全双工模式;
 - 它属于局部总线、串行总线;
- (7) RS-232 C
 - 应用于串行二进制交换的数据终端设备 (DTE) 和数据通信设备 (DCE) 之间的标准接口;
 - 它属于设备总线、串行总线;
- (8) USB, Universal Serial Bus
 - 通用串行总线;
 - 一种连接外部设备的 I/O 总线, 具有即插即用、热插拔等优点, 有很强的连接能力;
 - 它属于设备总线、串行总线;
 - 真题: 2012年
 - USB 不可以同时传输 2 位数据, 因为 USB 是串行总线。USB 可以通过级联的方式连接多台外设;
- (9) PCMCIA, Personal Computer Memory Card International Association
 - 应用于笔记本电脑的接口标准, 通常用于扩展功能, 具有即插即用功能;
 - 它属于设备总线、并行总线;
- (10) IDE, Integrated Drive Electronics
 - 集成设备电路;
 - 更准确地称为 ATA, 硬盘和光驱通过 IDE 接口与主板连接;
 - 它属于设备总线、并行总线;
- (11) SCSI, Small Computer System Interface

- 小型计算机系统接口；
- 一种用于计算机和周边设备之间（硬盘等）系统级接口的独立处理器标准；
- 它属于设备总线、并行总线；
- (12) SATA, Serial Advanced Technology Attachment
 - 串行高级技术附件；
 - 一种基于行业标准的串行硬件驱动器接口；
 - 它属于设备总线、串行总线；
- 真题：2010年
 - 题目：

【2010 统考真题】*下列选项中的英文缩写均为总线标准的是（ ）。


A. PCI、CRT、USB、EISA	B. ISA、CPI、VESA、EISA
C. ISA、SCSI、RAM、MIPS	D. ISA、EISA、PCI、PCI-Express
 - 答案：
 - D

概念：总线的特性

- 1. 机械特性：
 - 尺寸、形状、管脚数、排列顺序
- 2. 电气特性：
 - 传输方向和有效的电平范围
- 3. 功能特性：
 - 每根传输线的功能（地址、数据、控制）
- 4. 时间特性：
 - 信号的时序关系

概念：总线的物理实现 - 一根总线

- 概念：
 - 一个总线，其当中可能会有多跟信号线；
 - 同一时刻只能有一个部件发送数据，但是可以有多个部件接受数据；
- 图示：



总线的分类

按数据分类

概念：串行总线

- 概念：
 - 一次只能传输一位的数据；
- 特点：
 - 优点：
 - 只需要一条传输线；
 - 成本低廉；
 - 广泛应用于长距离传输；
 - 应用于计算机内部时，可以节省布线空间；
 - 缺点：
 - 在数据发送和接受时，要考虑拆卸和装配的问题 -> 串行、并行转换；

概念：并行总线

- 概念：
 - 一次可以传输多位数据；
- 特点：
 - 优点：
 - 总线的逻辑时序比较简单，电路实现起来比较容易；
 - 缺点：
 - 信号线数量多，占用更多的布线空间；
 - 远距离传输成本高昂；
 - 由于工作频率较高时，并行的信号线之间会产生严重干扰，对每条线等长的要求也越高，所以无法持续提升工作频率；
- 注意：
 - 真题：2016年
 - 并行总线传输速度并不一定比串行总线速度快；
 - 当时钟频率较低的情况下，并行总线确实比串行总线要快。但是时钟频率过高的情况下，并行导线之间会存在较强的相互干扰，而串行导线不存在这个问题，会因为线间干扰较少而提高总体的传输效率；

按功能分类

概念：片内总线

- 片内总线是芯片内部的总线。它是 CPU 芯片内部寄存器与寄存器之间、寄存器与 ALU 之间的公共连接线；

概念：系统总线

- 概念：
 - 系统总线是计算机系统内各功能部件（CPU、主存、I/O 接口）之间相互连接的总线
- 分类：

- DB：数据总线
 - 功能：
 - 传输各功能部件之间的数据信息，包括指令和操作数；
 - 位数：
 - 位数 (根数) 与 **机器字长、存储字长** 有关；
 - 方向：
 - 双向；
- DB：地址总线
 - 功能：
 - 传输地址信息，包括主存单元或 I/O 端口的地址；
 - 位数：
 - (根数) 与 **主存地址空间大小及设备数量** 有关；
 - 单向；
- DB：控制总线
 - 功能：
 - 控制总线传输的是控制信息，包括 CPU 送出的控制命令和主存 (或外设) 返回 CPU 的反馈信号；
 - 分类：
 - 传输各种命令、反馈和定时信号；
 - (1) 时钟；
 - (2) 复位；
 - (3) 总线请求/允许；
 - (4) 中断请求/回答；
 - (5) 存储器读/写；
 - (6) I/O 读、I/O 写；
 - (7) 传输确认；

概念：通信总线

- 通信总线是用于计算机系统之间或计算机系统与其他系统 (如远程通信设备、测试设备) 之间信息传送的总线，通信总线也称为外部总线；

概念：IO 总线

- 用于在 IO 接口和 CPU 之间传输，分为三类；
- 真题：2012年
- (1) 数据线；
 - 可以在 CPU 和 IO 接口间双向传输，可以传输命令字、状态字、中断类型号及其其他数据；
- (2) 控制线；
 - 只可以从 CPU 传送到 IO 端口；
 - 对于控制总线中的单根线，是单向的，即只能由一个部件发向另一个部件。而一组控制总线中，有输入也有输出，因此，控制总线也可以看成是双向的

- (3) 地址线;
 - 只可以从 CPU 传送到 IO 端口;


系统总线的结构

概念：单总线结构

- 概念：
 - CPU、主存、I/O 设备 (通过 I/O 接口) 都连接在一组总线上;
 - 允许 IO 设备之间、I/O 设备和 CPU 之间或 I/O 设备与主存之间直接交换信息;
 - **单总线并不是指只有一根信号线**，系统总线按传送信息的不同可以细分为地址总线、数据总线和控制总线;
- 特点：
 - 优点：
 - 结构简单，成本低;
 - **易于接入新的设备**;
 - 缺点：
 - 带宽低、负载重，多个部件只能争用唯一的总线，且不支持并行传送操作;


概述：双总线结构

- 概念：
 - 两条总线：
 - 双总线结构有两条总线;
 - 一条是主存总线，用于 CPU、主存和通道之间进行数据传送;
 - 另一条是 IO 总线，用于多个外部设备与通道之间进行数据传送;
 - 通道：
 - 通道是具有特殊功能的处理器，能对 I/O 设备进行统一管理;
 - 通道程序放在主存中;
- 特点：
 - 优点：
 - 将较低速的 IO 设备从单总线上分离出来，实现存储器总线和 IO 总线分离;
 - 缺点：
 - 需要增加通道等硬件设备;
- 注意：
 - 双总线结构支持突发传输，**送出一个地址后，可以收到多个地址连续的数据**;
- 图示：



概念：三总线结构

- 概念：
 - 三总线结构是在计算机系统各部件之间采用 3 条各自独立的总线来构成信息通路；
 - 这 3 条总线分别为 **主存总线**、**IO 总线**和 **直接内存访问 DMA** 总线。
- 特点：
 - 提高了设备的性能，使其更快地响应命令，提高系统吞吐量系统
 - 但工作效率较低；
- 图示：



概念：四总线结构

- 概念：桥接器
 - 用于连接不同的总线，具有数据缓冲、转构和控制功能；

- 桥接器是计算机硬件中一种用于连接**多个总线或网段**的设备，它可以在不同的网络或总线之间进行数据传输，从而扩展计算机的连接范围和传输速度；
- 当计算机中存在多个总线时，桥接器可以实现它们之间的流量交换（包括通信和数据传输），从而提高计算机的整体性能；

- 特点：

- 靠近 CPU 的总线速度较快；

- 真题：2017年

- 题目：


【2017 统考真题】下列关于多总线结构的叙述中，错误的是（ ）。

- | | |
|-------------------|----------------------------|
| A. 靠近 CPU 的总线速度较快 | B. 存储器总线可支持突发传送方式 |
| C. 总线之间须通过桥接器相连 | D. PCI-Express×16 采用并行传输方式 |

- 答案：

- D

- 图示：



总线事务和定时

总线事务

概念：总线事务

- 从请求总线到完成总线使用的操作序列称为总线事务，它是在一个总线周期中发生的一系列活动；
- 典型的总线事务包括：
 - (1) 请求操作；
 - (2) 仲裁操作；
 - (3) 地址传输；

- (4) 数据传输;
- (5) 总线释放;

突发传输与非突发传输

概念: 数据传送方式

- 概念:
 - 总线上的数据传送方式分为**非突发方式**和**突发方式**两种;
- 概念: 非突发传送方式
 - 非突发传送方式在**每个传送周期**内都先传送地址, 再传送数据, 主、从设备之间通常每次只能传输**一个字长**的数据;
- 概念: 突发传送方式
 - 突发 (猝发) 传送方式能够进行连续**成组数据**的传送, 其寻址阶段发送的是连续数据单元的**首地址**, 在传输阶段传送多个连续单元的数据, 每个时钟周期可以传送一个字长的信息, 但是不释放总线, 直到一组数据全部传送完毕后, 再释放总线;
 - **真题: 2016年**
 - 采用突发传输方式可以提高总线数据传输率;

分析: 总线非突发传输方式

- **真题: 2023年**
- 题目:

【2023 统考真题】某存储器总线宽度为 64 位, 总线时钟频率为 1GHz, 在总线上传输一个数据或地址需要一个时钟周期, 不支持突发传送方式。若通过该总线连接 CPU 和主存, 主存每次准备一个 64 位数据需要 6ns, 主存块大小为 32B, 则读取一个主存块所需的时间是 ()。

A. 8ns B. 11ns C. 26ns D. 32ns
- 解答:
 - 每次传输需经过传输地址、准备数据和传输数据三个过程;
 - 因为不支持突发传输方式, 因此每次只能传输 **64b**, 即 **8B** 的数据;
 - 时钟频率为 **1GHz**, 因此时钟周期为 **1ns**, 传输地址需要 **1ns** ;
 - 已知准备 **8B** 数据需要 **6ns** ;
 - 传输一字的数据需要一个时钟周期, 即 **1ns**, 一次可以传输 8 B;
 - 综上, 传输 **8B** 的数据共需要 **8ns** ;
 - 由于主存块大小为 **32B**, 所以读取一个主存块需要传输 4 次, 即 **8ns*4=32ns** ;

分析: 总线突发传输方式

- **真题: 2013年**
- 题目:

43. (9分) 某 32 位计算机, CPU 主频为 800MHz, Cache 命中时的 CPI 为 4, Cache 块大小为 32 字节; 主存采用 8 体交叉存储方式, 每个体的存储字长为 32 位、存储周期为 40 ns; 存储器总线宽度为 32 位, 总线时钟频率为 200 MHz, 支持突发传送总线事务。每次读突发传送总线事务的过程包括: 送首地址和命令、存储器准备数据、传送数据。每次突发传送 32 字节, 传送地址或 32 位数据均需要一个总线时钟周期。请回答下列问题, 要求给出理由或计算过程。

(1) CPU 和总线的时钟周期各为多少? 总线的带宽(即最大数据传输率)为多少?

(2) Cache 缺失时, 需要用几个读突发传送总线事务来完成一个主存块的读取?

(3) 存储器总线完成一次读突发传送总线事务所需的时间是多少?

(4) 若程序 BP 执行过程中, 共执行了 100 条指令, 平均每条指令需进行 1.2 次访存, Cache 缺失率为 5%, 不考虑替换等开销, 则 BP 的 CPU 执行时间是多少?

• 分析:

• 存储周期:

- 存储周期包含 存取时间 和 恢复时间, 指两次独立访问存储器操作之间的最小间隔;
- 存取时间指从启动一次存储器操作到完成该操作所经历的时间;
- 恢复时间指读写操作之后, 用来恢复内部状态的时间;

• CPU 访存的过程:

- CPU 通过总线, 把数据地址送给存储器, 存储器得到地址后启动存储器, 即准备数据;
- CPU 输出控制信号或其他操作, 等到数据准备完毕, 此过程完成数据准备即一个存储周期;
- 数据准备完成后, 再由总线送回 CPU;
- 一个存储周期是对存储器的两个存取操作的时间间隔, 在这个时间间隔里面可以包含多个总线传输周期, 因为一次存取操作不一定读取一个数据总线宽度的数据, 所以一个存取周期可以包含多个总线传输周期;

• 于是, 通常 存储周期 > 总线周期, CPU 不能连续存取数据, 必须等待;

• 为提高传输效率, 由此也引出了两个概念:

- 总线突发传输方式: 即总线可以在一个总线周期内传输一个地址和一批地址连续的数据, 代替常规传输的一个地址一个数据多体
- 并行存储器: 存储器采用多个存储模块组成, 以流水线方式准备数据, 从而提高存储带宽, 缩短准备数据时间;

• 解答:

• 第一问:

- CPU 时钟周期为 CPU 主频的倒数, 即

$$\frac{1s}{800M} = \frac{1 * 10^9 ns}{8 * 10^8} = 1.25ns$$

- 同理, 总线的时钟周期可求得为 5ns

- 总线的最大带宽为 频率 * 每次传输的数据大小 = 4B * 200M/s = 800MB/s


• 第二问:

- Cache 缺失时, 需要读入一整块的数据。而一整块的数据大小为 32B;

- 由于当前采用 8 体交叉存储方式，并且每个体的存储字长为 4B，因此一次突发传输事务可以传输 $8 \times 4B = 32B$ 的数据，正好为 Cache 块大小，因此只需要一个读突发传送总线事务；

• 第三问：

- 存储器总线完成一次读突发传送总线事务所需的时间包含以下方面：
 - (1) 送首地址和命令；
 - (2) 存储器准备数据；
 - (3) 传送数据
- 因为在突发传输方式中，一个总线周期内可以传输一个地址和一批地址连续的数据，因此在一次总线事务中，只需要传入一次地址后，接下来八体存储器以流水线方式、连续的传输数据，而不用每传 4 B 的数据、都传一次地址；
- 由此可知，其一次突发传送总线事务时间如图所示：



- 传地址需要一个时钟周期，因此是 5ns，存储器的第一体启动需要 40ns，启动完成之后总线需要花 5ns 的时间来将其传输。此过程可以流水线的形式连续的进行，因此可以每隔 5ns 启动一个存储体，所以总时间是 85ns；

• 第四问：

- 由题可知，执行过程共执行了 100 条指令，平均每条指令需进行 1.2 次访存，Cache 缺失率为 5%；
- 因此 CPU 的执行时间 = 访问Cache所需时间 + Cache 不命中时额外消耗的时间
- 访问Cache所需时间 = $100 \text{条} \times 4 \times 1.25ns = 500ns$
- Cache 不命中时额外消耗的时间 = $100 \times 0.05 \times 1.2 \text{次访存} \times 85ns = 510ns$
- 因此总时间为 1010ns

• 补充：

- 为什么得在 40ns 之后，总线上才能开始传输数据？
 - 因为存储周期包含 存取时间 和 恢复时间，其指的是两次独立访问存储器操作之间的最小间隔，因此一次独立访问存储器需要 40ns
- 为什么启动下一个存储体需要间隔 5ns？为什么不能同时启动？
 - 因为当前存储器总线宽度为 32b，而每一个存储体的存储字长都为 32b。如果每个存储器的存储字长只有 4b，则可以同时启动。但当前无法满足，因此需要按每隔

$\frac{1}{8}$ 个存取周期，轮流启动各模块，并且每隔 $\frac{1}{8}$ 个存取周期就可读出或写入一个数据，存取速度提高 8 倍

数据传送阶段

概念：数据传送方式的四阶段

- (1) 申请分配阶段：
 - 由需要使用总线的主模块 (或主设备) 提出申请，经**总线仲裁机构**决定将下一传输周期的总线使用权授予某一申请者；
 - 也可将此阶段细分为**传输请求**和**总线仲裁**两个阶段；
- (2) 寻址阶段：
 - 获得使用权的主模块，通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次传输的**从模块**；
- (3) 传输阶段：
 - 主模块和从模块进行数据交换，可单向或双向进行数据传送；
- (4) 结束阶段：
 - 主模块的有关信息均从系统总线上撤除，让出总线使用权；

总线定时

概念：总线定时

- 概念：
 - 总线定时是指总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时；
 - 它的实质是一种**协议**或规则；
 - 用于总线定时的各种**控制信号在控制总线**上传输，而非数据总线；
- **真题：**2011年
 - 题目：

【2011 统考真题】在系统总线的数据线上，不可能传输的是 ()。


A. 指令 B. 操作数 C. 握手 (应答) 信号 D. 中断类型号
 - 分析：
 - (1) 指令：
 - 取指令时，指令便是在数据线上传输的；
 - (2) 操作数：
 - 操作数显然在数据线上传输；
 - 包括从 IR 中取出的操作数，都需要通过数据线将其传输至寄存器或者其他运算部件中；
 - (3) 中断类型号：
 - 中断类型号用于指出中断向量 (中断服务程序的入口地址) 的地址，CPU 响应某一外部中断后，就会从数据总线上获取该中断源的中断类型号，然后据此计算对应中断向量在中断向量表 (存放在内存中) 的位置；
 - (4) 握手信号：

- 握手 (应答) 信号属于总线定时的控制信号，应在控制总线上传输；
- 答案：
 - C

同步定时方式

概念： 同步定时方式

- 概念：
 - 总线控制器采用一个**统一的时钟信号**来协调发送和接收双方的传送定时关系；
 - 真题：2015年
 - 因此在同步定时方式中，同步时钟信号不能由各设备提供，而是要用统一的时钟信号；
 - 若干个时钟产生相等的时间间隔，**每个间隔构成一个总线周期**；
 - 在一个总线周期中，发送方和接收方可进行一次数据传送；
 - 因为采用统一的时钟，每个部件或设备发送或接收信息都在固定的总线传送周期中，一个总线的传送周期结束，下一个总线传送周期开始；
- 特点：
 - 优点：
 - **传送速度快**，具有较高的传输速率；
 - 总线控制逻辑简单；
 - 缺点：
 - 属于强制性同步；
 - 不能及时进行数据通信的有效性检验，**可靠性较差**；
- 分析：
 - (1) 同步通信适用于总线长度较短、以及总线所接部件的存取时间比较接近的系统；
 - 真题：2021年
 - (2) 同步总线由时钟信号定时，总线的工作频率是指其在**单位时间内完成几次操作**，通过同步总线连接的设备双方的时钟频率一样，但**时钟频率不一定等于工作频率**；
- 图示：



分析： 真题：2018年

- 题目：

【2018 统考真题】下列选项中，可提高同步总线数据传输速率的是（ ）。

I. 增加总线宽度

II. 提高总线工作频率

III. 支持突发传输

IV. 采用地址/数据线复用

A. 仅 I、II

B. 仅 I、II、III

C. 仅 III、IV

D. I、II、III 和 IV

• 分析：

• I、II

• 总线数据传输率=总线工作频率×(总线宽度/8)；

• 故增加工作频率或者总线宽度可以提高总线数据传输速率；

• III

• 突发传输可以提高总线效率，因为它可以最大化利用总线的带宽和数据传输速率，减少总线的空闲时间，从而提高总线的数据传输效率

• IIII

• 地址线和数据线复用是指在传输数据的过程中，使用同一条线路来传输地址信息和数据信息；

• 尽管地址线和数据线复用可以在一定程度上减少总线上需要的线路数量，但它不会提高数据传输的效率，反而可能会降低数据传输的速度和可靠性；

• 答案：

• B

异步定时方式

概念：异步定时方式

• 概念：

• 真题：2021年

• 在异步定时方式中，没有固定的时间间隔，完全依靠传送双方相互制约的“握手”信号来实现定时控制，每次握手完成一次通信；

• 主设备提出交换信息的“请求”信号后，经过接口传递到从设备；

• 从设备接到主设备的请求后，通过接口向主设备发出回答“信号”；

• 一次通信不止进行一位数据交换，而往往会交换多位数据；

• 特点：

• 优点：

• 总线周期长度可变，能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换，自动适应时间的配合；

• 缺点：

• 比同步控制方式稍复杂一些，速度比同步定时方式慢；

• 分类：三种异步定时方式


• 概念：

• 根据“请求”和“回答”信号的撤销是否互锁，分为以下 3 种类型：

• (1) 不互锁方式

• 主设备发出“请求”信号后，不必等到接到从设备的“回答”信号，而是经过一段时间，便撤销“请求”信号；

- 而从设备在接到“请求”信号后，发出“回答”信号，并经过一段时间，自动撤销“回答”信号。双方不存在互锁关系；
- 速度最快，可靠性最差；
- 一次握手；
- (2) 半互锁方式
 - 主设备发出“请求”信号后，必须待接到从设备的“回答”信号后，才撤销“请求”信号，有互锁的关系；
 - 而从设备在接到“请求”信号后，发出“回答”信号，但不必等待获知主设备的“请求”信号已经撤销，而是隔一段时间后自动撤销“回答”信号，不存在互锁关系；
 - 两次握手；
- (3) 全互锁方式
 - 主设备发出“请求”信号后，必须待从设备“回答”后，才撤销请求信号；
 - 从设备发出“回答”信号，必须待获知主设备“请求”信号已撤销后，再撤销其“回答”信号。双方存在互锁关系；
 - 三次握手；
- 最可靠，速度最慢；
- 图示：



- 补充：异步串行通信方式
 - 现在越来越多的总线采用异步串行通信方式；
 - 使用异步串行通信时，由于收发双方**时钟不严格一致**，因此**每个字符都要用起始位和停止位**作为字符开始和结束的标志，从而保证数据传输的准确性；
 - 异步串行通信的第一位是**起始位**，表示字符传送的开始：当通信线上没有数据传送时处于逻辑“1”状态，当发送方要发送一个字符时，首先发出一个逻辑“0”信号，即起始位；
 - 接收方检测到这个逻辑低电平后，就开始准备接收**数据位**；
 - 在字符传送过程中，数据位从最低位开始一位一位地传输。当字符发送完后，就可以发送**奇偶校验位** (可选)，以用于有限的差错检测；
 - 在奇偶位或数据位之后发送的是**停止位**，表示一个字符数据的结束；

• 真题：2016年

- 题目：

【2016 统考真题】假定 CPU 主频为 50MHz，CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 码字符，通信规程中有 1 位奇校验位和 1 位停止位，从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。回答下列问题，要求说明理由。

- 1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备 D 持续工作过程中，每秒最多可向 I/O 端口送入多少个字符？

- 解析：

- 异步串行通信线上需要传输位有：
 - 1. 起始位 (1 位)；

- 2. 数据位 (7 位);
- 3. 奇偶校验位 (1 位)
- 4. 停止位 (1 位);
- 因此总位数为 10 位;
- 且已知当前每传送一个字符的数据需要 0.5ms , 因此在 1s 内, 一共可以送入 $1\text{s}/0.5\text{ms}=2000$ 个, 即可以送入 2000 个字符;

总结: 同步方式和异步方式比较

- 同步方式, 系统采用统一的时钟周期来协调发送和接受双方的传送定时关系。时钟产生相等的时间间隔构成一个总线周期;
- 优点: 传输速度快, 总线控制逻辑简单。缺点是主从设备强制同步。不能及时进行数据通信的有效性检验, 可靠性差。适用于总线长度较短和总线所需部件的存取时间比较接近的系统;
- 异步方式, 没有统一的时钟也没有固定的时间间隔, 完全依靠传送双方相互制约的握手信号来实现定时控制;
- 优点: 总线周期长度可变, 能保证两个工作速度相差跟大的部件可靠地通信。缺点是比同步方式控制要复杂, 速度要慢一些;

半同步通信

概念: 同步

- 发送方: 用系统时钟前沿发信号
- 接收方: 用系统时钟后沿判断、识别

概念: 异步

- 允许不同速度的模块和谐工作

概念: 半同步

- 统一时钟的基础上, 增加一个“等待”响应信号 `WAIT`;
- 可以用 `WAIT` 信号来动态的调节, 一个传输周期里面的时钟周期数;

分离式通信

概念: 分离式通信

- 概念:
 - 将总线的传输周期, 切割为两个独立的子周期;
 - 子周期 1:
 - 主模块申请占用总线;
 - 使用完后, 放弃总线的使用权;
 - 子周期 2:
 - 从模块申请占用总线, 将各种信息送至总线上;
- 特点:
 - 1. 各模块均有权申请占用总线

- 2. 采用同步方式通信，不等对方回答
- 3. 各模块准备数据时，不占用总线
- 4. 总线利用率提高
 - 真题：2016年
 - 采用分离事务通信方式可以提高总线利用率；

总线的性能指标

概念：总线传输周期

- 指的是一次总线操作所需的时间
- 包括**申请阶段**、**寻址阶段**、**传输阶段**、**结束阶段**；
- 通常由若干个总线时钟周期构成；

概念：总线时钟周期

- 概念：
 - 即**机器**的时钟周期；
 - 计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制；
- 注意：
 - 大多数情况下，**一个总线周期包含多个总线时钟周期**；
 - 但总线时钟周期和传输周期可以是 n 对 n 的关系；
- 补充：
 - 现代 CPU 中的时钟周期也可能是由**桥接器**来提供的；

概念：总线的工作频率

- 概念：
 - 实际上指一秒内传送几次数据；
 - 总线上各种操作的频率，为**总线时钟周期的倒数**
- 公式：
 - 总线周期 = N 个时钟周期，则总线的工作频率 = $\text{时钟频率} / N$ ；

概念：总线的时钟频率

- 即机器的时钟频率；
- 为时钟周期的倒数若时钟周期为 T ，则时钟频率为 $1/T$ ；
- 实际上指**一秒内有多少个时钟周期**；

概念：总线宽度

- 又称为**总线位宽**，它是总线上**同时能够传输的数据位数**；
- 通常是指数据总线的根数，如 32 根称为 32 位 (bit) 总线；

概念：总线带宽

- 可理解为总线的数据传输速率；

- 即**单位时间内总线上可传输数据的位数**，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒 (B/s)表示；
- 总线带宽是指总线本身所能达到的最高传输速率；
- $\text{总线带宽} = \text{总线工作频率} \times \text{总线宽度 (bit/s)} = \text{总线工作频率} \times (\text{总线宽度}/8)(\text{B/s})$

概念：总线复用

- 总线复用是指**一种信号线在不同的时间传输不同的信息**。可以使用较少的线传输更多的信息，从而节省了空间和成本；

概念：信号线数

- 地址总线、数据总线和控制总线 **3** 种总线数的总和称为信号线数；

获取笔记持续更新可加微信：WandD2277